

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN – ĐIỆN TỬ
BỘ MÔN VIỄN THÔNG

-----o0o-----



ĐỒ ÁN MÔN HỌC 2

**THIẾT KẾ VÀ TRIỂN KHAI HỆ THỐNG TRUYỀN
THÔNG QFSK TRÊN NỀN TẢNG FPGA**

GVHD: GS.TS Lê Tiến Thường

SVTH: Hùng Nguyên Vũ

MSSV: 2112663

LỜI CẢM ƠN

Lời đầu tiên, tôi xin gửi lời cảm ơn chân thành và sâu sắc đến các thầy cô tại trường Đại học Bách Khoa - ĐHQG TP.HCM, đặc biệt là các thầy cô khoa Điện Tử – Viễn Thông đã tạo điều kiện, cơ hội để tôi được học tập, rèn luyện, nắm vững kiến thức về ngành điện và hơn hết là chuyên ngành Điện tử. Tôi xin gửi lời cảm ơn chân thành đến Thầy Lê Tiến Thường, người đã hướng dẫn, chỉ bảo tôi trong quá trình làm đồ án.

Và tôi cũng xin chân thành cảm ơn ông bà, cha mẹ, bạn bè đã luôn bên cạnh động viên, ủng hộ tôi trong suốt thời gian qua. Do trình độ chuyên môn, lý luận thực tiễn còn hạn chế nên khó tránh khỏi những thiếu sót không mong muốn. Tôi rất mong nhận được sự góp ý chân thành đầy quý giá của các thầy, cô để đồ án này hoàn thiện, đầy đủ hơn đồng thời giúp tôi bổ sung được những thiếu sót, học hỏi được kinh nghiệm để áp dụng vào công việc sau này.

Tôi xin chân thành cảm ơn!

TÓM TẮT ĐỒ ÁN

Trong bối cảnh ngành viễn thông hiện đại, sự phát triển vượt bậc của công nghệ đã làm gia tăng nhu cầu đối với các hệ thống truyền thông dữ liệu hiệu quả và đáng tin cậy, đóng vai trò cốt lõi trong các ứng dụng như điều khiển từ xa, mạng cảm biến không dây và Internet of Things (IoT). Nghiên cứu “Thiết Kế và Triển Khai Hệ Thống Truyền Thông QFSK Trên FPGA” được thực hiện nhằm khám phá khả năng ứng dụng của kỹ thuật điều chế Quaternary Frequency Shift Keying (QFSK) trên nền tảng Field-Programmable Gate Array (FPGA). Sử dụng FPGA Cyclone II trên board DE2, đồ án tập trung vào việc thiết kế và tích hợp các module điều chế và giải điều chế QFSK, đồng thời kết hợp giao diện I/O với các công tắc, nút bấm và màn hình hiển thị để hỗ trợ tương tác người dùng. Mặc dù QFSK là một phương pháp điều chế đã xuất hiện từ lâu và ít được sử dụng trong các hệ thống tiên tiến ngày nay do hạn chế về tốc độ và hiệu suất so với các kỹ thuật hiện đại, việc triển khai nó trên FPGA vẫn mang lại giá trị học thuật đáng kể. Đồ án cung cấp một cơ hội thực hành thiết kế phần cứng số, giúp củng cố hiểu biết về truyền thông dữ liệu và lập trình FPGA. Với phạm vi là một đồ án học tập, nghiên cứu này tập trung vào việc xây dựng nền tảng kiến thức và kỹ năng thực hành, thay vì nhắm đến các ứng dụng thực tiễn phức tạp, phù hợp với mục tiêu đào tạo cơ bản trong lĩnh vực kỹ thuật điện tử và viễn thông.

MỤC LỤC

1. GIỚI THIỆU	1
1.1. Tổng quan về đồ án	1
1.2. DE2 Development and Education Board	2
2. LÝ THUYẾT	5
2.1. Truyền thông số.....	5
2.2. Frequency Shift Keying (FSK).....	6
2.3. Quaternary Frequency Shift Keying (QFSK).....	8
3. THIẾT KẾ HỆ THỐNG TRUYỀN THÔNG QFSK	10
3.1. Nguồn dữ liệu	10
3.2. Bộ điều chế QFSK.....	12
3.2.1. Bộ tích lũy pha (module Phase Accumulator)	13
3.2.2. Bộ chuyển đổi pha thành biên độ (module Phase to Amplitude).....	14
3.3. Kênh truyền	16
3.4. Bộ giải điều chế QFSK	17
4. ÁP DỤNG HỆ THỐNG TRUYỀN THÔNG QFSK TRÊN BOARD DE2	23
4.1. Kiểm tra các chức năng của hệ thống	23
4.2. Đếm số bit được truyền	25
5. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN.....	28
5.1. Kết luận	28
5.2. Hướng phát triển.....	29
5.2.1. CODEC âm thanh Wolfson WM8731	31
5.2.2. PPL	33
6. TÀI LIỆU THAM KHẢO.....	34

DANH SÁCH HÌNH MINH HỌA

Hình 1.1 DE2 Board	2
Hình 2.1 Binary Frequency Shift Keying (BFSK)	7
Hình 2.2 Quaternary Frequency Shift Keying (QFSK)	9
Hình 3.1 Sơ đồ khối hệ thống truyền thông QFSK	10
Hình 3.2 Lựa chọn FC dựa trên tổ hợp bit dữ liệu	11
Hình 3.3 Sơ đồ khối của khối DDS	12
Hình 3.4 Khối DDS tạo sóng mang	15
Hình 3.5 Điều chế tín hiệu QFSK	16
Hình 3.6 Sơ đồ khối của kênh truyền	17
Hình 3.7 Tín hiệu QFSK với nhiễu	17
Hình 3.8 Sơ đồ khối của bộ giải điều chế	19
Hình 3.9 Giải điều chế tín hiệu QFSK	22
Hình 4.1 Kiểm tra bằng cách hiển thị tổ hợp bit được truyền đến mỗi giây	24
Hình 4.2 Nút reset và tạm dừng việc truyền tín hiệu để hỗ trợ cho việc kiểm tra	24
Hình 4.3 Đếm số bit được truyền	25
Hình 4.4 Nút reset và tạm dừng việc truyền tín hiệu để hỗ trợ cho việc kiểm tra	26
Hình 4.5 Tạm dừng truyền tín hiệu sau khoảng 9 giây	26
Hình 5.1 Sơ đồ khối dự kiến của hệ thống	30
Hình 5.2 CODEC âm thanh Wolfson WM8731	31

1. GIỚI THIỆU

1.1. Tổng quan về đồ án


Tôi bắt đầu đồ án “Thiết kế và triển khai hệ thống truyền thông QFSK trên nền tảng FPGA” với mong muốn khám phá khả năng ứng dụng của kỹ thuật điều chế Quaternary Frequency Shift Keying (QFSK), một phương pháp mở rộng của FSK, trong đó dữ liệu số được chuyển đổi thành tín hiệu analog thông qua việc sử dụng bốn tần số cố định để biểu diễn các cặp bit (00, 01, 10, 11). Mặc dù các kỹ thuật FSK nói chung đã bị thay thế trong nhiều lĩnh vực bởi các phương pháp điều chế tiên tiến hơn và không còn được ứng dụng rộng rãi trong các hệ thống hiện đại, nhưng nhờ vào tính đơn giản tương đối và khả năng triển khai trên FPGA, tôi tin rằng QFSK là một nền tảng học tập giá trị để làm quen với các quy trình thiết kế mạch số, lập trình HDL, và xử lý tín hiệu, đồng thời giúp hiểu sâu hơn về các kỹ thuật điều chế và giải điều chế.

Nhiệm vụ đầu tiên của tôi là nghiên cứu lý thuyết về truyền thông số, tìm hiểu cơ chế hoạt động của QFSK, bao gồm ưu nhược điểm về hiệu suất dữ liệu, khả năng kháng nhiễu và yêu cầu băng thông. Thông qua việc tham khảo tài liệu học thuật và tài liệu giảng dạy, tôi đã nắm được nguyên lý cơ bản của việc điều chế tín hiệu QFSK và cách dữ liệu số được mã hóa thành bốn tần số khác nhau. Từ đó, tôi xây dựng kế hoạch triển khai hệ thống truyền thông với các thành phần chính: module điều chế QFSK, module giải điều chế QFSK, module giao tiếp với người dùng và phân tích phổ thời gian thực nếu có đủ thời gian.

Phần thực hành sẽ được thực hiện trên board DE2 của trường học. Bằng cách tạo một project mới trong phần mềm Quartus II với cấu hình FPGA Cyclone II, tôi sẽ viết mã HDL (SystemVerilog) để hiện thực hóa các module điều chế và giải điều chế QFSK. Quá trình này sẽ được kiểm tra sơ bộ qua mô phỏng trên ModelSim để đảm bảo các module hoạt động chính xác trước khi tổng hợp và nạp bitstream lên bo mạch DE2 bằng công cụ Programmer. Các giao diện I/O có sẵn trên board DE2 như switch, LED, và màn hình 7-segment sẽ được sử dụng để kiểm tra trực quan và xác nhận hiệu quả của hệ thống.

Tóm lại, đồ án của tôi nhằm mục đích xây dựng một hệ thống truyền thông dữ liệu dựa trên kỹ thuật điều chế QFSK trên nền tảng FPGA, qua đó không chỉ củng cố kiến thức lý thuyết về truyền thông số mà còn rèn luyện kỹ năng thiết kế, lập trình và kiểm tra mạch số thực tế. Tôi kỳ vọng hệ thống sẽ hoạt động ổn định và trở thành bước đệm để khám phá các kỹ thuật điều chế đa cấp hoặc các ứng dụng truyền thông nâng cao trong tương lai.

1.2. DE2 Development and Education Board



Hình 1.1 DE2 Board

DE2 Development and Education Board là một nền tảng phát triển và giáo dục được thiết kế bởi Altera (nay thuộc Intel FPGA), nhằm mục đích cung cấp một công cụ mạnh mẽ cho việc học tập, nghiên cứu và phát triển trong lĩnh vực logic số, tổ chức máy tính và đặc biệt là FPGA (Field-Programmable Gate Array). Đây là một sản phẩm lý tưởng cho sinh viên, giảng viên và các chuyên gia muốn tiếp cận với công nghệ tiên tiến trong thiết kế hệ thống số. Với sự kết hợp giữa phần cứng đa năng và phần mềm hỗ trợ toàn diện, DE2 Board không chỉ phục vụ cho các bài tập thực hành

trong trường học mà còn là nền tảng hoàn hảo cho các dự án phức tạp như đồ án của bạn.

DE2 Board được thiết kế để đáp ứng nhiều nhu cầu khác nhau, từ giáo dục cơ bản đến phát triển các hệ thống số tinh vi. Board này nổi bật với các tính năng sau: FPGA Cyclone II EP2C35F672C6 là "trái tim" của DE2 với 33,216 Logic Elements (LEs), 105 khối RAM M4K và 35 bộ nhân nhúng, cung cấp tài nguyên mạnh mẽ để thực hiện các thiết kế logic tùy chỉnh; thiết bị I/O phong phú, bao gồm 18 công tắc switch, 4 nút nhấn, 18 đèn LED đỏ, 9 đèn LED xanh, 8 màn hình 7 đoạn và màn hình LCD 16x2, cho phép tương tác trực quan với người dùng; có bộ nhớ đa dạng bao gồm 8 MB SDRAM, 512 KB SRAM, 4 MB Flash và khe cắm thẻ SD, hỗ trợ lưu trữ dữ liệu và chương trình; bao gồm các thiết bị âm thanh và video như CODEC âm thanh WM8731 chất lượng CD (hỗ trợ microphone-in, line-in, line-out) và các bộ giải mã TV (ADV7180) cùng DAC VGA (ADV7123), phù hợp cho các ứng dụng đa phương tiện; có thể kết nối mạng và giao tiếp qua bộ điều khiển Ethernet 10/100, cổng USB (host/device), RS-232, PS/2 và IrDA, mở rộng khả năng tích hợp với các thiết bị ngoại vi. Những tính năng này khiến DE2 Board trở thành một công cụ linh hoạt, không chỉ để học tập mà còn để triển khai các dự án thực tế như đồ án.

Một điểm đáng chú ý là khả năng mở rộng của DE2, với các đầu nối mở rộng (expansion headers) cho phép kết nối thêm phần cứng, tăng tính linh hoạt cho các đồ án phát triển. Điều này đặc biệt hữu ích trong môi trường học thuật, nơi học sinh có thể thử nghiệm và mở rộng các thiết kế của mình. Board DE2 được hỗ trợ bởi các công cụ phát triển tiêu chuẩn trong ngành, đảm bảo quy trình thiết kế từ nhập mã đến lập trình FPGA diễn ra suôn sẻ. Cụ thể, phần mềm Quartus II của Intel cung cấp một môi trường phát triển tích hợp (IDE), hỗ trợ các ngôn ngữ mô tả phần cứng như Verilog và VHDL. Công cụ này cho phép người dùng nhập mã nguồn, thực hiện tổng hợp (synthesis), và tạo bitstream để tải lên FPGA, đảm bảo thiết kế được triển khai chính xác.

Bên cạnh đó, ModelSim, một công cụ mô phỏng cũng do Intel cung cấp, được tích hợp trong Quartus II, giúp người dùng mô phỏng các thiết kế trước khi triển khai trên

phần cứng. Điều này giảm thiểu lỗi và tăng hiệu quả trong quá trình phát triển. Ngoài ra, công cụ Programmer trong Quartus II hỗ trợ việc cấu hình và lập trình FPGA thông qua cổng JTAG, đảm bảo bitstream được tải đúng vào thiết bị. Sự hỗ trợ từ các công cụ này, kết hợp với tài liệu chi tiết và các thiết kế tham khảo, làm cho DE2 trở thành một nền tảng dễ tiếp cận cho cả người mới bắt đầu và kỹ sư có kinh nghiệm.

Đồ án "Thiết kế và triển khai hệ thống truyền thông QFSK trên nền tảng FPGA" yêu cầu xây dựng một hệ thống điều chế và giải điều chế tín hiệu QFSK (Quaternary Frequency Shift Keying) trên FPGA; các công tắc switch và nút nhấn có thể được sử dụng để nhập dữ liệu nhị phân hoặc điều khiển chế độ hoạt động của hệ thống (ví dụ như chọn tần số hoặc kiểu điều chế), đèn LED và màn hình 7 đoạn giúp hiển thị trạng thái hệ thống như tần số hiện tại hoặc dữ liệu giải điều chế một cách trực quan; Board DE2 hỗ trợ phần mềm Quartus, cung cấp môi trường để mô phỏng và lập trình hệ thống QFSK, tôi có thể sử dụng ngôn ngữ phần cứng Systemverilog để mô tả các khối chức năng như bộ dao động số hoặc bộ lọc số.

2. LÝ THUYẾT

2.1. Truyền thông số

Truyền thông số là quá trình chuyển đổi, xử lý, truyền tải và giải mã thông tin được biểu diễn dưới dạng dữ liệu số, chủ yếu sử dụng hệ thống nhị phân (0 và 1) thay vì tín hiệu liên tục như trong truyền thông analog. Về bản chất, hệ thống truyền thông số bao gồm ba thành phần chính: bộ phát (transmitter), kênh truyền (channel), và bộ thu (receiver). Bộ phát thực hiện việc mã hóa nguồn, mã hóa kênh, và điều chế để chuyển đổi dữ liệu số thành dạng sóng điện từ phù hợp với kênh truyền. Kênh truyền có thể là dây dẫn, cáp quang, hoặc không gian tự do. Bộ thu thực hiện việc giải điều chế, giải mã kênh, và giải mã nguồn để khôi phục dữ liệu gốc một cách chính xác.

Truyền thông số thể hiện ưu thế vượt trội so với analog trong bốn phương diện chính: khả năng chống nhiễu thông qua các kỹ thuật phát hiện và sửa lỗi, độ tin cậy cao do khả năng tái tạo tín hiệu không suy giảm chất lượng, hiệu quả phổ tần nhờ các kỹ thuật đa hợp và nén dữ liệu và tính tương thích cao với các hệ thống xử lý số hiện đại.

Các kỹ thuật điều chế số đóng vai trò then chốt, bao gồm ASK (điều chế biên độ), FSK (điều chế tần số), PSK (điều chế pha) và QAM (điều chế biên độ-pha trực giao). Mỗi phương pháp này đều có biến thể mở rộng (M-ASK, M-FSK, M-PSK, M-QAM) nhằm tối ưu hóa hiệu suất sử dụng băng thông và tốc độ dữ liệu.

Trong ngành viễn thông hiện đại, truyền thông số ứng dụng rộng rãi trong truyền hình kỹ thuật số (với các chuẩn nén MPEG-2, H.264), hệ thống thông tin di động (2G-5G), Internet và mạng dữ liệu (TCP/IP), công nghệ vô tuyến (Wi-Fi, Bluetooth), và hệ thống vệ tinh (GPS, truyền hình vệ tinh).

Truyền thông số có thể được triển khai trên nhiều nền tảng phần cứng khác nhau, mỗi nền tảng có những ưu điểm và hạn chế riêng. Vi xử lý cung cấp tính linh hoạt nhưng tốc độ xử lý có thể bị giới hạn, phù hợp với các ứng dụng có yêu cầu về tốc độ xử lý không quá cao. DSP được tối ưu hóa cho xử lý tín hiệu số, phù hợp cho các thuật toán giải điều chế và xử lý audio/video. FPGA cung cấp khả năng xử lý song song mạnh mẽ, cho phép triển khai các thuật toán phức tạp với thông lượng cao và độ trễ thấp, lý tưởng cho các hệ thống thời gian thực. ASIC đem lại hiệu suất và tiết kiệm

năng lượng tối đa, nhưng chi phí phát triển cao và thiếu tính linh hoạt. Trong số này, FPGA nổi bật như một nền tảng lý tưởng cho nghiên cứu và phát triển các hệ thống truyền thông số do khả năng tái cấu hình, xử lý song song, và cân bằng tốt giữa hiệu suất và chi phí.

2.2. Frequency Shift Keying (FSK)

Frequency Shift Keying (FSK) là một kỹ thuật điều chế số, trong đó tần số của sóng mang được thay đổi giữa các giá trị nhị phân riêng biệt của tín hiệu điều chế để biểu diễn dữ liệu nhị phân. Trong điều chế FSK, sóng mang được điều chế sao cho sóng mang có tần số cao được tạo ra tương ứng với mức cao (ví dụ như bit 1 tương ứng với sóng mang có tần số cao của điều chế BFSK), sóng mang có tần số thấp được tạo ra tương ứng với mức thấp (ví dụ như bit 0 tương ứng với sóng mang có tần số thấp của điều chế BFSK). Theo *Digital Communications* của Proakis và Salehi, FSK hoạt động bằng cách thay đổi tần số sóng mang, phù hợp cho các hệ thống cần độ tin cậy cao trong môi trường nhiễu. Trong khi *Modern Digital and Analog Communication Systems* của Lathi và Ding nhấn mạnh rằng FSK đơn giản để triển khai nhờ khả năng chống biến đổi biên độ của phương pháp này đặc biệt trong các hệ thống bất đồng bộ. Theo *Modern Digital and Analog Communication Systems* của Lathi và Ding, ưu điểm của FSK bao gồm sự đơn giản và khả năng chống nhiễu biên độ, phù hợp cho kênh có biến đổi biên độ cao. Tuy nhiên, *Digital Communication Systems* của Haykin chỉ ra nhược điểm là FSK cần băng thông rộng hơn so với PSK, dẫn đến hiệu quả thấp hơn trong các hệ thống cần tiết kiệm băng thông.


Dạng đơn giản nhất của FSK là Binary Frequency Shift Keying (BFSK), trong đó tần số của sóng mang được thay đổi giữa hai giá trị để biểu diễn dữ liệu nhị phân '0' và '1'. BFSK hoạt động dựa trên nguyên lý thay đổi tần số của sóng mang để biểu diễn dữ liệu nhị phân. Cụ thể, khi bit đầu vào là '0', tần số sóng mang được đặt là f_0 và khi bit là '1', tần số được đặt là f_1 , với f_0 và f_1 là hai tần số khác nhau, thường được chọn sao cho cách nhau đủ lớn để giảm thiểu nhiễu.

Tín hiệu BFSK được biểu diễn toán học dưới dạng:

$$s(t) = A \cos(2\pi f(t)t + \phi)$$

Trong đó:

- + A là biên độ sóng (thường không đổi),
- + f(t) là tần số sóng mang, thay đổi giữa f1 (cho bit 0) và f2 (cho bit 1),
- + ϕ là pha ban đầu của sóng (thường cố định hoặc không quan trọng trong phát hiện không đồng bộ).



Hình 2.1 Binary Frequency Shift Keying (BFSK)

Với

- + (i) là dãy tín hiệu số cần truyền đạt
- + (ii) là sóng mang có tần số cao
- + (iii) là sóng mang có tần số thấp
- + (iv) là sóng đã được điều chế bằng phương pháp FSK

M-ary FSK là phiên bản mở rộng của FSK, sử dụng M tần số khác nhau để biểu diễn M tổ hợp bit. Mỗi tổ hợp bit mang theo $k = \log_2 M$ bit dữ liệu, giúp tăng tốc độ

truyền dữ liệu và hiệu quả sử dụng băng thông so với FSK nhị phân. Ví dụ, với $M = 4$ (4-FSK), mỗi tổ hợp bit biểu diễn 2 bit (00, 01, 10, 11) bằng bốn tần số f_1, f_2, f_3, f_4 .

Tín hiệu M-ary FSK được biểu diễn bằng M tần số khác nhau:

$$s_i(t) = A \cos(2\pi f_i t + \phi)$$

trong đó f_i là tần số tương ứng với tổ hợp bit thứ i và mỗi tần số f_i cách nhau một khoảng tần số đủ lớn để tránh nhiễu giữa các tổ hợp bit.


2.3. Quaternary Frequency Shift Keying (QFSK)

Quaternary Frequency Shift Keying, hay còn gọi là 4-ary FSK, là kỹ thuật điều chế số sử dụng 4 tần số khác nhau để biểu diễn 4 tổ hợp bit, mỗi tổ hợp bit tương ứng với 2 bit dữ liệu. Tùy thuộc vào 2 bit cần truyền mà bộ phát sóng sẽ gửi một trong 4 tần số sóng mang trong mỗi khoảng thời gian tổ hợp bit, phương pháp này giúp tăng tốc độ truyền dữ liệu so với BFSK. Các tổ hợp bit thường được gán với các bit như 00, 01, 10, 11 với tần số sóng mang tương ứng được chọn sao cho trực giao để giảm nhiễu chéo.

Tín hiệu QFSK được biểu diễn toán học như sau:

$$s_i(t) = A \cos(2\pi f_i t + \phi)$$


trong đó f_i là 4 tần số sóng mang khác nhau tương ứng với các tổ hợp bit 00, 01, 10, 11. Các tần số sóng mang thường được chọn là bội số của $\frac{1}{T}$ sao cho thỏa mãn công thức $f_i = f_0 + i \times \frac{1}{T}$, với f_0 là bội số tùy ý của $\frac{1}{T}$, T là khoảng thời gian để truyền đi một tổ hợp bit, với i từ 0 đến 3, tương ứng với bốn trạng thái của QFSK (00, 01, 10, 11).



Hình 2.2 Quaternary Frequency Shift Keying (QFSK)

3. THIẾT KẾ HỆ THỐNG TRUYỀN THÔNG QFSK

Hệ thống truyền thông sử dụng điều chế QFSK được thiết kế với mục tiêu truyền và nhận dữ liệu một cách hiệu quả và đáng tin cậy trên board DE2. Phương hướng thiết kế bao gồm bốn thành phần chính: nguồn dữ liệu, bộ điều chế QFSK, kênh truyền và bộ giải điều chế QFSK. Đầu tiên, nguồn dữ liệu tạo ra chuỗi dữ liệu được nạp vào, đóng vai trò là tín hiệu đầu vào cho hệ thống. Tiếp theo, bộ điều chế QFSK chuyển đổi các bit thành tín hiệu analog với bốn tần số khác nhau (12 KHz, 18 KHz, 24 KHz, 30 KHz), sử dụng khối DDS (Direct Digital Synthesis) với LUT 1024 điểm, 16-bit. Khối DDS bao gồm bộ tích lũy pha và bộ chuyển đổi pha thành biên độ, cho phép điều chỉnh tần số một cách linh hoạt và chính xác. Kênh truyền là thành phần mô phỏng quá trình truyền tải tín hiệu analog qua một môi trường thực tế, bao gồm các yếu tố như suy hao và nhiễu. Bộ giải điều chế QFSK sử dụng phương pháp giải điều chế bất đồng bộ với thuật toán Goertzel được sử dụng để xác định tần số có năng lượng lớn nhất, từ đó ánh xạ thành tổ hợp bit tương ứng.



Hình 3.1 Sơ đồ khối hệ thống truyền thông QFSK

3.1. Nguồn dữ liệu

Nguồn dữ liệu là thành phần khởi đầu trong hệ thống truyền thông QFSK được triển khai trên board DE2. Chức năng chính của module này là đọc dữ liệu từ một file

chứa dữ liệu, chuyển đổi dữ liệu thành các tổ hợp bit đại diện cho các tần số điều chế (12 KHz, 18 KHz, 24 KHz, 30 KHz). Dựa trên dữ liệu đọc được, module lựa chọn giá trị FC (Frequency Control) tương ứng và nạp cho khối DDS (Direct Digital Synthesis) để tạo tín hiệu điều chế QFSK phù hợp. Module này đóng vai trò cung cấp dữ liệu đầu vào cho hệ thống, giúp mô phỏng quá trình truyền thông thực tế. Cấu trúc của module nguồn dữ liệu:

Đầu vào: File dữ liệu

Đầu ra: Giá trị FC 32-bit, được chọn dựa trên tổ hợp bit nhị phân từ file, nạp vào khối DDS. Các giá trị FC:


00 → 1030792 (12 KHz)

01 → 1546188 (18 KHz)

10 → 2061584 (24 KHz)

11 → 2576980 (30 KHz)

Mô phỏng chức năng của module với chuỗi bit 00011011100100:




Hình 3.2 Lựa chọn FC dựa trên tổ hợp bit dữ liệu

3.2. Bộ điều chế QFSK

Phương pháp Direct Digital Synthesis (DDS) được lựa chọn để điều chế sóng cho hệ thống QFSK trên board Altera DE2. Lý do để lựa chọn phương pháp này là vì phương pháp DDS sử dụng bộ tích lũy pha và bảng LUT (Look-up Table) để tạo ra tín hiệu sóng sin với tần số chính xác, có thể dễ dàng thay đổi tần số tức thời bằng cách điều chỉnh giá trị bước pha, tạo điều kiện thích hợp cho việc điều khiển tần số để gán cho mỗi tổ hợp bit với độ chính xác cao. Một nguyên nhân khác là phương pháp này có cấu trúc đơn giản, dễ triển khai và có thể tiết kiệm tài nguyên Logic Elements của board DE2.

Thay vì tạo bốn tần số sóng tương ứng với bốn tổ hợp bit của điều chế QFSK, chúng ta có thể sử dụng một tín hiệu điều khiển đầu vào FC (Frequency Control) để module DDS điều chỉnh giá trị bước pha để tạo ra sóng với tần số mong muốn. Lý do lựa chọn cách này là bởi vì việc sử dụng bốn tần số sóng cần thiết kể 4 module DDS hoạt động song song, mỗi module chịu trách nhiệm tạo một sóng với tần số cố định, nhưng phương pháp này lãng phí tài nguyên (bộ nhớ, Logic Elements) trên FPGA đồng thời cũng tốn công sức thiết kế hơn. Trong khi nếu bổ sung một tín hiệu điều khiển đầu vào FS, ta chỉ cần sử dụng một module DDS để tạo sóng và có thể điều chỉnh một cách thuận tiện.



Hình 3.3 Sơ đồ khối của khối DDS

Ở hình trên, ta có module DDS (Direct Digital Synthesizer) là một khối tạo sóng số cho phép sinh ra tín hiệu dạng sin với tần số chính xác, có thể điều khiển được để thay

đổi tần số thông qua tín hiệu điều khiển đầu vào FC. Module DDS được cấu tạo từ 2 bộ tích lũy pha và bộ chuyển đổi pha thành biên độ.

Trong đó, bộ tích lũy pha có khả năng tích lũy pha tuyến tính. Tại mỗi chu kỳ clock, giá trị pha được cộng thêm một giá trị bước pha. Tần số đầu ra của module DDS phụ thuộc trực tiếp vào giá trị bước pha này.

Bộ chuyển đổi pha thành biên độ thì sử dụng giá trị pha lấy được từ bộ tích lũy pha làm địa chỉ để tra cứu giá trị biên độ của sóng sin tương ứng trong bảng sóng (Look-up Table). Bảng này chứa các giá trị dạng sin đã lượng tử hóa. Việc tra bảng này sẽ chuyển đổi giá trị pha sang giá trị biên độ (tương ứng với tín hiệu sóng sin tại thời điểm đó).

Sau khi tạo được sóng sin tương ứng với tổ hợp bit cần thiết, ta đưa tín hiệu sang DAC để chuyển tín hiệu số thành tín hiệu tương tự, tạo ra tín hiệu QFSK cần thiết.

3.2.1. Bộ tích lũy pha (module Phase Accumulator)

Bộ tích lũy pha là thành phần cốt lõi trong khối DDS (Direct Digital Synthesis) của hệ thống truyền thông QFSK. Chức năng chính của module này là tạo ra một giá trị pha tuyến tính tăng dần theo thời gian, từ đó điều khiển tần số của tín hiệu đầu ra. Trong hệ thống QFSK, Bộ tích lũy pha được sử dụng để sinh ra các sóng mang có tần số 12 KHz, 18 KHz, 24 KHz và 30 KHz, tương ứng với bốn tổ hợp bit của tín hiệu điều chế.

Nguyên lý hoạt động của bộ tích lũy pha dựa trên việc cộng dồn một giá trị cố định, gọi là bước pha, vào một thanh ghi tích lũy pha tại mỗi chu kỳ clock. Giá trị tích lũy này sau đó được lấy một số bit cao nhất để truy cập bảng LUT (Look-up Table) chứa mẫu sóng sine. Với tần số clock hệ thống là 50 MHz (tần số mặc định lấy từ board DE2), bộ tích lũy pha có thể đảm bảo độ phân giải tần số cao và sai số pha thấp, phù hợp với yêu cầu của hệ thống QFSK.

Tính giá trị đầu vào FC để điều khiển DDS tạo thành sóng có tần số mong muốn:

$$\text{Công thức tính tần số đầu ra của DDS: } f_{out} = \frac{FC \times f_{clk}}{2^N}$$

Trong đó f_{clk} có tần số là 50 MHz và N có giá trị là 32 (32 là số bit của bộ tích lũy pha, việc lựa chọn số bit lớn cho phép điều chỉnh tần số ngõ ra của khối DDS rất mịn)

Từ đó ta có thể tính được giá trị điều khiển tần số thích hợp tương ứng với các tổ hợp bit:

$$\text{Tần số 12KHz: } FC = \frac{f_{out} \times 2^N}{f_{clk}} = \frac{12000 \times 2^{32}}{50 \times 10^6} \approx 1030792$$

Tương tự, ta tính được:

$$\text{Tần số 18KHz: } FC \approx 1546188$$

$$\text{Tần số 24KHz: } FC \approx 2061584$$

$$\text{Tần số 30KHz: } FC \approx 2576980$$

3.2.2. Bộ chuyển đổi pha thành biên độ (module Phase to Amplitude)

Bộ chuyển đổi pha thành biên độ (Phase to Amplitude) là một thành phần quan trọng trong khối DDS có chức năng chuyển đổi giá trị pha từ bộ tích lũy pha (Phase Accumulator) thành biên độ của sóng sin, từ đó tạo ra tín hiệu số có tần số tương ứng với các tổ hợp bit QFSK (12 KHz, 18 KHz, 24 KHz, 30 KHz).

Bộ chuyển đổi pha thành biên độ sử dụng một bảng LUT (Look-Up Table) chứa các mẫu sóng sine, được truy cập dựa trên giá trị pha từ bộ tích lũy pha.

Xác định số mẫu và số bit của bảng LUT cho bộ chuyển đổi pha thành biên độ:


Để lựa chọn số mẫu và tần số lấy mẫu cho LUT sine table, ta cân nhắc hai yếu tố chính: độ mịn của tín hiệu và tài nguyên bộ nhớ. Độ mịn được quyết định bởi số mẫu trên một chu kỳ, số mẫu càng nhiều thì sóng sine càng mịn, tuy nhiên số mẫu trong một chu kỳ càng nhiều cũng dẫn đến càng tiêu tốn nhiều bộ nhớ. Để xác định số mẫu, cần xem xét tần số lấy mẫu và tần số sóng sine cao nhất, ta có:

Tần số cao nhất của sóng sine là 30 KHz.

Theo định lý Nyquist, để tránh hiện tượng aliasing, tần số lấy mẫu tối thiểu phải gấp đôi giá trị tần số cao nhất của tín hiệu, vì vậy $f_s \geq 60\text{KHz}$. Để có biên an toàn và cải thiện độ chính xác khi lấy mẫu, ta lựa chọn 90KHz là tần số lấy mẫu.


Với $f_s = 90\text{KHz}$, số mẫu tối thiểu trên một chu kỳ là $\frac{90\text{KHz}}{30\text{KHz}} = 3$, quá ít để tạo ra dạng sóng đủ mịn. Để tín hiệu mịn hơn, cần số mẫu lớn hơn nhiều. Ví dụ, nếu chọn 256 mẫu (8 bit) thì đủ cho các ứng dụng đơn giản, nhưng có thể gây ra méo tín hiệu nếu dùng cho tần số cao như 30 KHz. Nếu chọn 4096 mẫu (12 bit) thì sẽ có được tín hiệu có chất lượng rất cao, nhưng tiêu tốn nhiều bộ nhớ, không cần thiết cho đồ án hiện tại. Vì vậy lựa chọn 1024 mẫu (10 bit) có thể cung cấp tín hiệu mịn hơn 256 mẫu, đồng thời cũng giảm méo tín hiệu, và phù hợp với tần số 12-30 KHz được sử dụng.

Số bit đầu ra của sóng sine quyết định số mức độ phân giải biên độ của sóng sine. Số bit càng cao thì độ phân giải biên độ càng tốt, giúp giảm thiểu độ méo tín hiệu khi tín hiệu được xử lý hoặc truyền đi. Mặc dù tăng độ phân giải LUT sẽ cải thiện chất lượng sóng, trong thực tế chúng ta không cần độ phân giải quá cao để đạt được tín hiệu đủ mịn nên ta lựa chọn dữ liệu 16 bit đủ để tạo tín hiệu sạch và do số bit càng cao, bộ nhớ cần thiết càng lớn nên chúng ta có thể lựa chọn 16 bit (65536 mức) để có được sóng chất lượng ổn mà vẫn tiết kiệm được bộ nhớ. Khi đó, LUT chiếm $1024 \times 16 = 16384 \text{ bits} = 2 \text{ KB}$ của bộ nhớ (board DE2 có 483840 bits RAM, LUT này chỉ chiếm khoảng 3% bộ nhớ)



Hình 3.4 Khối DDS tạo sóng mang

Mô phỏng chức năng của hai module nguồn dữ liệu và DDS để điều chế tín hiệu với chuỗi bit 00011011100100:



Hình 3.5 Điều chế tín hiệu QFSK


3.3. Kênh truyền

Kênh truyền trong hệ thống truyền thông là thành phần trung gian kết nối bộ phát và bộ thu, đảm nhận vai trò vận chuyển tín hiệu từ nguồn đến đích. Trong đồ án này, kênh truyền được thiết kế để mô phỏng quá trình truyền tải tín hiệu analog trong thực tế, phản ánh các điều kiện thực tế như suy hao và nhiễu. Thiết kế kênh truyền không chỉ hỗ trợ kiểm tra tính đúng đắn của các module điều chế và giải điều chế mà còn đánh giá hiệu quả hoạt động của hệ thống trong các kịch bản thực tế khi gặp nhiễu.


Kênh truyền trong hệ thống QFSK mô phỏng các điều kiện thực tế bằng cách áp dụng nhiễu lên tín hiệu số, giúp đánh giá khả năng chống nhiễu và độ tin cậy của hệ thống. Trong phần mô phỏng số, module channel sử dụng bộ tạo số ngẫu nhiên tuyến tính (LFSR) để tạo nhiễu Gaussian trắng với biên độ nhỏ, tương ứng 3% - 6% biên độ tín hiệu, mô phỏng nhiễu nền thường gặp trong thực tế.

Các thông số của kênh truyền được lựa chọn cẩn thận để đảm bảo cân bằng giữa tính thực tiễn và khả năng kiểm soát. Trong mô phỏng số, biên độ nhiễu được đặt ở mức 3% - 6% biên độ tối đa của tín hiệu, nhằm tạo nhiễu yếu đủ để kiểm tra khả năng chống nhiễu mà không làm ảnh hưởng nghiêm trọng đến quá trình giải điều chế. Loại nhiễu Gaussian trắng được chọn do tính phổ biến và khả năng đại diện cho nhiễu nền thực tế. Nhiễu Gaussian trắng được mô phỏng bởi LFSR (Linear-Feedback Shift

Register) có chức năng sinh ra chuỗi bit ngẫu nhiên và sẽ được sử dụng để tạo ra một thuật toán đệ quy tuyến tính sinh ra dãy bit có tính chất xấp xỉ nhiễu Gaussian trắng.



Hình 3.6 Sơ đồ khối của kênh truyền



Hình 3.7 Tín hiệu QFSK với nhiễu

3.4. Bộ giải điều chế QFSK

Bộ giải điều chế QFSK có vai trò khôi phục dữ liệu gốc từ tín hiệu đi qua kênh truyền. Trong đồ án, bộ giải điều chế được thiết kế để xử lý tín hiệu nhiễu số hóa, xác định các tổ hợp bit QFSK (00, 01, 10, 11) tương ứng với các tần số 12 KHz, 18 KHz, 24 KHz và 30 KHz.

Quá trình giải điều chế dựa trên việc phát hiện tần số của tín hiệu nhận được và ánh xạ chúng thành các tổ hợp bit dữ liệu. Ở trường hợp này, ta sẽ sử dụng phương pháp giải điều chế bất đồng bộ với thuật toán Goertzel để tính toán năng lượng tại bốn tần số mục tiêu. Thuật toán này là một phiên bản tối ưu của biến đổi Fourier rời rạc (DFT), cho phép phân tích tần số hiệu quả mà không cần tính toán toàn bộ phổ, giúp ta tiết

kiệm được tài nguyên phần cứng. Tần số có năng lượng cao nhất sẽ được chọn và ánh xạ thành tổ hợp bit QFSK tương ứng và hoàn tất quá trình giải điều chế.

Thuật toán Goertzel là một phương pháp tối ưu để tính biến đổi Fourier rời rạc (DFT) tại một tần số cụ thể, nó thường được sử dụng khi chỉ cần phân tích một số lượng nhỏ tần số (khác với FFT được sử dụng để tính toàn bộ phổ tần số). Trong các ứng dụng xử lý tín hiệu, thuật toán Goertzel rất hiệu quả cho việc phát hiện tần số, chẳng hạn như giải điều chế QFSK, nhận diện DTMF (Dual-Tone Multi-Frequency), hoặc dùng để đo lường tần số. So với phương pháp FFT, thuật toán Goertzel phù hợp hơn trong việc xử lý tín hiệu thời gian thực vì nó có thể tính toán từng mẫu mà không cần đợi toàn bộ khung dữ liệu và cũng tiêu tốn ít tài nguyên tính toán hơn khi chỉ cần phát hiện một vài tần số.

Thuật toán Goertzel thực chất là một bộ lọc IIR (Infinite Impulse Response) được tối ưu để tính biên độ của tín hiệu tại một tần số mục tiêu. Nó hoạt động dựa trên việc tính toán giá trị DFT tại tần số đó thông qua một quá trình lặp, nhưng thay vì tính trực tiếp DFT, thuật toán Goertzel sử dụng một cấu trúc hiệu quả để giảm số phép tính. Biểu thức DFT tại tần số f_k :

$$X(k) = \sum_{n=0}^{N-1} x[n]e^{-j2\pi kn/N}$$

Trong đó, $x[n]$ là tín hiệu đầu vào (các mẫu lấy từ tín hiệu), N là số mẫu trong khung tín hiệu, với f_s là tần số lấy mẫu và k là số chu kỳ của tần số mục tiêu trong khoảng thời gian truyền một tổ hợp bit, với tần số mục tiêu $f_k = \frac{k \times f_s}{N}$:

$$k = \frac{N \times f_k}{f_s}$$

Thuật toán Goertzel đã biến đổi biểu thức trên thành một dạng bộ lọc lặp, tránh việc tính trực tiếp số phức như $e^{-j2\pi kn/N}$. Dưới đây là thuật toán Goertzel sử dụng một bộ lọc IIR với phương trình sai phân:

$$s[n] = x[n] + 2 \cos \frac{2\pi k}{N} \times s[n-1] - s[n-2], \text{ với } n = 0, 1, 2, \dots, N-1$$


Trong đó, N là tổng số mẫu tín hiệu, $s[n]$ là giá trị tính toán của bộ giải điều chế tại thời điểm mẫu thứ n , $x[n]$ là mẫu tín hiệu đầu vào tại thời điểm n , $s[n-1]$ và $s[n-2]$ là

hai mẫu tín hiệu trước đó ($s[-1] = s[-2] = 0$), $2 \cos \frac{2\pi k}{N}$ là hệ số bộ lọc được tính trước dựa trên tần số mục tiêu.

Sau khi xử lý N mẫu, năng lượng tại tần số mục tiêu f_k được tính dựa trên hai trạng thái cuối cùng $s[n-1]$ và $s[n-2]$:

$$E = s[N-1]^2 + s[N-2]^2 - 2 \cos \frac{2\pi k}{N} \times s[N-1] \times s[N-2]$$

Năng lượng này tỷ lệ với biên độ bình phương của tín hiệu tại tần số mục tiêu f_k cho phép xác định sự hiện diện của tần số đó trong tín hiệu đầu vào.



Hình 3.8 Sơ đồ khối của bộ giải điều chế

Trong đồ án, bộ giải điều chế QFSK cần phát hiện 4 tần số (12 kHz, 18 kHz, 24 kHz, 30 kHz) để ánh xạ thành các tổ hợp bit (00, 01, 10, 11). Tín hiệu đầu vào là tín hiệu số 16-bit từ kênh truyền, với tần số lấy mẫu $f_s = 90\text{KHz}$.

Trong thuật toán Goertzel, độ chính xác phát hiện tần số phụ thuộc vào trực tiếp độ dài khung mẫu N. Vì vậy, việc xác định giá trị N phù hợp là một yêu cầu tiên quyết để đảm bảo thuật toán Goertzel vận hành ổn định và chính xác.

Điều kiện cơ bản đầu tiên là độ phân giải tần số phải không vượt quá khoảng cách giữa hai tần số lân cận trong QFSK: $\Delta f < 6\text{KHz}$ (6KHz là khoảng cách giữa các tần số QFSK). Mà $\Delta f = \frac{f_s}{N}$, suy ra $N \geq \frac{f_s}{\Delta f} = \frac{90}{6} = 15$. Vậy giá trị tối thiểu của N là 15 để đảm bảo bước sóng đủ mịn để thuật toán Goertzel phân biệt các thành phần tần số.

Trong đồ án này, độ dài khung mẫu N đóng vai trò quyết định đến ba thông số có vai trò quan trọng trong hệ thống giải điều chế QFSK: độ phân giải tần số, tỉ số tín hiệu trên nhiễu (SNR) theo năng lượng và tốc độ truyền dữ liệu. Trước hết, năng lượng SNR tại đầu ra Goertzel được xác định bởi:

Với tín hiệu thuần sin có biên độ A và nhiễu AWGN có phương sai σ^2 , năng lượng tín hiệu tích lũy qua N mẫu là $E_{\text{tín hiệu ra}} = \left| \sum_{n=0}^{N-1} A e^{-j2\pi kn/N} \right|^2 = (N \times A)^2$

Nhiều trắng tích lũy qua N mẫu có năng lượng: $E_{\text{nhiều ra}} = N \times \sigma^2$

Từ đó ta tính được: $SNR_{\text{tín hiệu ra}} = \frac{E_{\text{tín hiệu ra}}}{E_{\text{nhiều ra}}} = N \times \frac{A^2}{\sigma^2} = N \times SNR_{\text{tín hiệu vào}}$

Chuyển sang decibel:

$$SNR_{\text{tín hiệu ra}}(dB) = 10 \log_{10} N \times SNR_{\text{tín hiệu vào}} = 10 \log_{10} N + SNR_{\text{tín hiệu vào}}(dB)$$

Chúng ta chỉ cần chú ý đến thay đổi của $SNR_{\text{tín hiệu ra}}$ dựa vào sự thay đổi của giá trị N , có nghĩa là giá trị của $10 \log_{10} N$. Khi N tăng, hệ số tăng SNR theo năng lượng cũng tăng tương ứng. Việc chuyển sang đơn vị dB không thay đổi xu hướng này mà chỉ giúp đánh giá trực quan mức độ cải thiện trên thang logarit.

Tiếp theo, chúng ta tính đến tốc độ bit (R_b - Data rate) của hệ thống. Mỗi tổ hợp bit QFSK mã hoá 2 bit (00, 01, 10, 11) trong một khung N mẫu tốn T_s thời gian, vậy tốc độ bit là: $R_b = \frac{2(\text{bit})}{T_s} = 2 \times \frac{f_s}{N}$

Từ những kiến thức được nêu ra ở trên ta thành lập bảng sau:

N	Δf (KHz)	Data rate (bit/s)	Energy SNR (dB)
15	6	12000	11.76
20	4.5	9000	13.01
30	3	6000	14.77
40	2.25	4500	16.02
50	1.8	3600	16.99
60	1.5	3000	17.78
70	1.286	2571.4	18.45
80	1.125	2250	19.03

Kết quả phân tích cho thấy khi tăng số lượng mẫu N từ 15 lên 80, độ phân giải tần số $\Delta f = \frac{f_s}{N}$ giảm tương ứng từ 6 kHz xuống còn 1.125 kHz. Điều này cải thiện khả năng phân biệt bốn tần số trong dải 12-30 kHz. Tuy nhiên, khung mẫu N dài hơn cũng

đồng nghĩa với thời gian để truyền tín hiệu dài hơn, dẫn đến tốc độ truyền tín hiệu tăng lên tỉ lệ nghịch với độ phân giải tần số Δf .

Với mỗi khung gồm N mẫu trong hệ thống QFSK mã hóa 2 bit, tốc độ dữ liệu $R_b = 2 \times \frac{f_s}{N}$ giảm từ 12 kbps tại $N = 15$ xuống 2.25 kbps tại $N = 80$. Sự đánh đổi này cho thấy để đạt được độ phân giải tần số cao và SNR tốt hơn, hệ thống phải chấp nhận giảm tốc độ truyền tín hiệu bằng thông dữ liệu. Khi N tăng từ 15 lên 80, hệ số năng lượng SNR tăng từ khoảng 11.8 dB lên 19.03 dB, giúp cải thiện đáng kể khả năng phát hiện tín hiệu trong môi trường nhiễu.

Khi số lượng mẫu trong mỗi khung N tăng, tín hiệu trở nên ổn định và đáng tin cậy hơn. Tuy nhiên, việc chọn N quá lớn sẽ làm giảm tốc độ truyền tín hiệu của hệ thống. Trong thiết kế hệ thống FSK, thông thường N được chọn sao cho độ phân giải tần số Δf nhỏ hơn một nửa khoảng cách giữa hai tần số lân cận (6 kHz).

Nếu ưu tiên tốc độ truyền tín hiệu, $N = 30$ (tương ứng với thời gian khung 0.333 ms, $\Delta f = 3$ kHz và SNR khoảng 14.8 dB) là lựa chọn tối ưu. Ngược lại, khi cần ưu tiên độ tin cậy của phép giải điều chế trong môi trường nhiễu, $N = 60$ (tương ứng với thời gian khung 0.667 ms, $\Delta f = 1.5$ kHz và SNR khoảng 17.8 dB) là lựa chọn phù hợp hơn. Trong trường hợp không quan tâm đến tốc độ truyền tín hiệu, ta có thể chọn N càng lớn càng tốt để đảm bảo sự chính xác và ổn định của hệ thống.

Vì đồ án đặt độ tin cậy và chính xác lên hàng đầu, nhưng vẫn cần cân nhắc đến tốc độ truyền tín hiệu, nên giá trị $N = 60$ là lựa chọn phù hợp nhất.

Tiếp theo ta tính hệ số k của thuật toán Goertzel để sau đó tìm được hệ số bộ lọc:

$$\text{Tần số 12KHz: } k = \frac{N \times f_k}{f_s} = \frac{60 \times 12}{90} = 8$$

Tương tự, ta tính được:

$$\text{Tần số 18KHz: } k = 12$$


$$\text{Tần số 24KHz: } k = 16$$

$$\text{Tần số 30KHz: } k = 20$$

Từ đó ta có thể tính được năng lượng tại tần số mục tiêu f_k dựa vào công thức đã đề cập ở trên.

Sau mỗi 60 mẫu, tần số có năng lượng lớn nhất được ánh xạ thành tổ hợp bit tương ứng (12 KHz $\rightarrow$ 00, 18 KHz $\rightarrow$ 01, 24 KHz $\rightarrow$ 10, 30 KHz $\rightarrow$ 11). Ví dụ sau 60 mẫu, nếu tín hiệu chứa tần số 12 KHz, năng lượng E của tần số 12 KHz sẽ cao hơn đáng kể so với các tần số khác, dẫn đến tổ hợp bit 00.

Khi thiết lập khung N với 60 mẫu, mỗi khung sẽ có thời gian $T_s = \frac{N}{f_s} = \frac{1}{1500} \approx 0.667\text{ms}$. Điều này đồng nghĩa với thời gian truyền mỗi tổ hợp bit của hệ thống là 0.667ms.



Hình 3.9 Giải điều chế tín hiệu QFSK

Tín hiệu được hồi phục sẽ trễ một khung thời gian (0.667ms) so với tín hiệu gửi đi do khung thời gian trước là khoảng thời gian lấy mẫu để giải điều chế sóng mang.

4. ÁP DỤNG HỆ THỐNG TRUYỀN THÔNG QFSK TRÊN BOARD DE2

4.1. Kiểm tra các chức năng của hệ thống

Để kiểm tra chức năng của hệ thống truyền thông QFSK trên board DE2, các thông số hoạt động hiệu quả như tần số lấy mẫu và tốc độ truyền tín hiệu tạm thời được điều chỉnh. Việc này nhằm mục đích đơn giản hóa quá trình kiểm tra. Để thuận tiện cho việc kiểm tra chức năng hệ thống trên board DE2, thời gian truyền của mỗi khung được điều chỉnh thành $T_s = 1s$. Theo công thức $T_s = \frac{N}{f_s}$, ta có hai phương pháp để đạt được thời gian khung $T_s = 1s$ là gia tăng số lượng mẫu trong khung N hoặc giảm xuống tần số lấy mẫu f_s . Tuy nhiên, việc gia tăng số lượng mẫu trong một khung thời gian lên đến 90000 mẫu để thời gian của mỗi khung lên đến 1 giây có nguy cơ cao gây tràn số trong thuật toán khi tính toán năng lượng tại tần số mục tiêu. Vì vậy lựa chọn giảm tần số lấy mẫu xuống 60Hz để có thời gian truyền của mỗi khung 1 giây là lựa chọn tối ưu. Điều này dẫn đến ta cũng phải giảm tần số sóng mang tương ứng của từng tổ hợp bit xuống 12 Hz, 18 Hz, 24 Hz và 30 Hz.

Bởi tần số sóng mang thay đổi, ta phải tính lại thông số FC (Frequency Control) để tạo sóng mang thích hợp:

$$\text{Tần số 12Hz: } FC = \frac{f_{out} \times 2^N}{f_{clk}} = \frac{12 \times 2^{32}}{50 \times 10^6} \approx 1031$$


Tương tự, ta tính được:

$$\text{Tần số 18Hz: } FC \approx 1546$$

$$\text{Tần số 24Hz: } FC \approx 2062$$


$$\text{Tần số 30Hz: } FC \approx 2577$$

Kết quả trên board DE2:



Hình 4.1 Kiểm tra bằng cách hiển thị tổ hợp bit được truyền đến mỗi giây

Hai LED 7 đoạn ở bên trái hiển thị số tổ hợp bit đã truyền của hệ thống và hai LED 7 đoạn bên phải hiển thị tổ hợp bit vừa được truyền.



Hình 4.2 Nút reset và tạm dừng việc truyền tín hiệu để hỗ trợ cho việc kiểm tra

Để thuận tiện cho việc kiểm soát và kiểm tra trong quá trình thử nghiệm, hệ thống còn được tích hợp chức năng tạm dừng và reset thông qua nút nhấn.


Dựa trên quá trình kiểm tra thực tế và các kết quả thu được, các chức năng của hệ thống truyền thông QFSK đã chứng minh khả năng hoạt động chính xác và ổn định. Cụ thể, hệ thống đã hiển thị chính xác các tổ hợp bit đã thông qua LED 7 đoạn. Việc giảm tần số lấy mẫu xuống 60Hz để có thể quan sát sự thay đổi khi truyền tín hiệu của hệ thống truyền một cách rõ ràng hơn.

4.2. Đếm số bit được truyền

Mục tiêu của phần này là kiểm tra tốc độ truyền tín hiệu có phù hợp với tốc độ đã tính toán trong lý thuyết hay không. Để đạt được mục tiêu này, hệ thống sẽ được cấu hình để đếm số lượng tổ hợp bit được truyền qua. Việc này không chỉ xác nhận khả năng hoạt động chính xác của bộ điều chế và giải điều chế, mà còn đánh giá hiệu suất tổng thể của hệ thống trong điều kiện thực tế trên board DE2.


Để thực hiện việc đếm, một bộ đếm sẽ được tích hợp vào luồng dữ liệu sau khi tín hiệu được giải điều chế. Bộ đếm này sẽ tăng giá trị mỗi khi một tổ hợp bit được nhận và xử lý thành công. Giá trị của bộ đếm sẽ được hiển thị trên một phần của màn hình LED 7 đoạn. Chức năng tạm dừng và reset tín hiệu sẽ được sử dụng để kiểm soát quá trình đếm, giúp tạm dừng và thiết lập lại quá trình đếm để thực hiện các thử nghiệm lặp lại hoặc kiểm tra trong các khoảng thời gian khác nhau.

Kết quả trên board DE2:




Hình 4.3 Đếm số bit được truyền

Các LED 7 đoạn hiển thị số bit đã truyền qua hệ thống.



Hình 4.4 Nút reset và tạm dừng việc truyền tín hiệu để hỗ trợ cho việc kiểm tra



Hình 4.5 Tạm dừng truyền tín hiệu sau khoảng 9 giây

Sau khoảng 9 giây, hệ thống đã thu được 26765 bit tín hiệu. Theo tính toán lý thuyết, với tốc độ truyền tải đã thiết lập, trong cùng khoảng thời gian 9 giây, dự kiến sẽ thu được khoảng $\frac{9}{0.000667} \times 2 \approx 26986$ bit tín hiệu. Sự chênh lệch nhỏ giữa kết quả thực nghiệm và giá trị lý thuyết, cụ thể là sai số khoảng 221 bit, có thể xuất phát từ việc thao tác tạm dừng quá trình truyền tín hiệu không đạt độ chính xác tuyệt đối là 9 giây, mà có thể dao

động nhẹ xung quanh mốc thời gian này. Điều này là một yếu tố khách quan thường gặp trong các thử nghiệm thực tế với sự can thiệp thủ công.

Hệ thống đã chứng minh khả năng hoạt động ổn định trong việc truyền và nhận dữ liệu, thể hiện qua việc đếm được số lượng bit tín hiệu sau một khoảng thời gian nhất định. Cụ thể, trong khoảng 9 giây, hệ thống thu được 26765 bit tín hiệu, một con số rất gần với giá trị lý thuyết là 26986 bit. Sai số tương đối giữa kết quả thực nghiệm và lý thuyết là khá nhỏ, chỉ khoảng 0.82%, cho thấy độ chính xác cao của quá trình điều chế và giải điều chế QFSK được triển khai. Nguyên nhân chính dẫn đến sự chênh lệch nhỏ này được xác định là do yếu tố chủ quan trong quá trình vận hành, cụ thể là thời điểm nhấn nút tạm dừng có thể không chính xác tuyệt đối 9 giây, mà có thể dao động nhẹ trong một khoảng thời gian nhỏ. Điều này là một hạn chế khi thực hiện các phép đo có sự can thiệp thủ công, và không phản ánh lỗi hệ thống hay thiết kế.

5. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

5.1. Kết luận

Qua quá trình nghiên cứu, thiết kế và triển khai hệ thống truyền thông QFSK trên nền tảng FPGA, đồ án đã đạt được những thành công nhất định, đồng thời mang lại nhiều bài học giá trị trong lĩnh vực truyền thông số và thiết kế phần cứng. Những điểm nổi bật được tổng kết từ quá trình thực hiện sẽ được trình bày chi tiết dưới đây.

Đồ án đã góp phần củng cố kiến thức lý thuyết về truyền thông số, đặc biệt là các nguyên lý cơ bản của điều chế và giải điều chế tín hiệu số, tập trung vào kỹ thuật QFSK. Việc nghiên cứu sâu rộng lý thuyết, từ cơ chế mã hóa dữ liệu số thành tín hiệu analog sử dụng bốn tần số riêng biệt đến việc phân tích các yếu tố ảnh hưởng như nhiễu và băng thông, đã cung cấp một nền tảng hiểu biết vững chắc.

Quá trình thực hiện đồ án cũng là cơ hội để phát triển và hoàn thiện kỹ năng thiết kế và lập trình FPGA của bản thân. Qua việc sử dụng board DE2 và phần mềm Quartus II, tôi đã thực hành lập trình bằng ngôn ngữ SystemVerilog và học hỏi được rất nhiều qua việc thiết kế các module mạch số phức tạp và triển khai chúng trên thực tế. Quy trình làm việc từ giai đoạn mô phỏng trên ModelSim đến tổng hợp và nạp bitstream lên FPGA đã giúp tôi nắm vững các bước phát triển cơ bản của việc thiết kế một hệ thống truyền tín hiệu.

Hệ thống truyền thông QFSK đã được triển khai thành công với đầy đủ các module chức năng chính, bao gồm nguồn dữ liệu, bộ điều chế QFSK, kênh truyền mô phỏng và bộ giải điều chế QFSK. Các thử nghiệm thực tế trên board DE2 đã chứng minh hệ thống hoạt động ổn định và có khả năng truyền nhận dữ liệu với độ chính xác cao. Kết quả đếm bit thực nghiệm cho thấy sai số nhỏ, khẳng định độ tin cậy của thiết kế, dù vẫn có những ảnh hưởng nhất định từ các yếu tố khách quan trong quá trình thao tác thủ công.

Mặc dù QFSK là một kỹ thuật điều chế đã có từ lâu và ít được sử dụng trong các hệ thống truyền thông hiện đại do những hạn chế về tốc độ và hiệu suất so với các phương pháp tiên tiến hơn, việc triển khai nó trên nền tảng FPGA vẫn mang lại giá trị

học thuật đáng kể. Đồ án không chỉ cung cấp cơ hội thực hành thiết kế phần cứng số mà còn tạo nền tảng vững chắc cho việc khám phá các kỹ thuật điều chế phức tạp hơn trong tương lai, đồng thời nâng cao kỹ năng lập trình và tối ưu hóa tài nguyên FPGA.

Quá trình thực hiện đồ án cũng đã bộc lộ một số hạn chế và mang lại những bài học kinh nghiệm quý báu. Chẳng hạn, việc điều chỉnh tần số lấy mẫu nhằm phục vụ cho quá trình kiểm tra thủ công đã dẫn đến việc giảm tốc độ truyền dữ liệu so với thiết kế tối ưu ban đầu. Hơn nữa, sự phụ thuộc vào các công cụ phần mềm như Quartus II và ModelSim đã nhấn mạnh tầm quan trọng của việc làm quen và thành thạo môi trường phát triển phần cứng chuyên dụng. Những hạn chế này đã giúp tôi nhận thức rõ hơn về tầm quan trọng của việc tối ưu hóa thiết kế và quản lý tài nguyên một cách hiệu quả.


Tóm lại, đồ án đã hoàn thành mục tiêu đề ra là xây dựng và triển khai thành công một hệ thống truyền thông QFSK trên nền tảng FPGA, tuy không đạt được mục ban đầu dự tính là cho hệ thống truyền tín hiệu qua môi trường analog thực tế nhưng tôi đã học được nhiều kinh nghiệm quý báu để phát triển bản thân. Những kiến thức chuyên sâu về truyền thông số, kỹ năng lập trình FPGA thực tiễn và kinh nghiệm quý báu thu được từ đồ án này sẽ là bước đệm vững chắc, chuẩn bị cho những nghiên cứu và ứng dụng nâng cao hơn trong lĩnh vực viễn thông và xử lý tín hiệu trong tương lai.

5.2. Hướng phát triển

Đồ án đã thành công trong việc xây dựng và mô phỏng một hệ thống truyền thông số hoàn chỉnh, từ khâu tạo dữ liệu, điều chế QFSK cho đến giải điều chế tín hiệu. Hiện tại, việc kiểm tra và đánh giá chủ yếu dựa trên mô phỏng số hoặc truyền tín hiệu số trực tiếp trong FPGA. Để nâng cao giá trị thực tiễn về hoạt động của hệ thống trong các điều kiện thực tế, hướng phát triển tiếp theo của đồ án sẽ tập trung vào việc triển khai và thử nghiệm truyền dẫn tín hiệu QFSK dưới dạng sóng analog trong môi trường thực tế.

Mục tiêu của hướng phát triển này là đưa tín hiệu QFSK đã được điều chế ra khỏi môi trường số thuần túy của FPGA, truyền qua một kênh vật lý (như dây cáp hoặc không khí), sau đó thu nhận và giải điều chế tín hiệu analog này. Điều này không chỉ

kiểm chứng khả năng hoạt động của các khối điều chế và giải điều chế với tín hiệu bị ảnh hưởng bởi các yếu tố thực tế mà còn cung cấp nền tảng để đánh giá hiệu năng của hệ thống một cách toàn diện hơn.




Hình 5.1 Sơ đồ khối dự kiến của hệ thống

Để hiện thực hóa việc truyền dẫn analog, tôi đã bổ sung thêm 3 thành phần mới vào kiến trúc hệ thống, bao gồm một khối PLL (Phase-Locked Loop), CODEC âm thanh Wolfson WM8731 của board DE2 và môi trường truyền sóng analog.

Đề cập đến môi trường truyền sóng, có hai phương pháp tiếp cận được đề xuất. Phương pháp đầu tiên là đưa tín hiệu QFSK số qua DAC để trở thành analog và cho qua Line Out của board DE2, sau đó truyền qua cáp rồi lại thu nhận tín hiệu analog qua Line In của board DE2, cuối cùng là chuyển đổi về tín hiệu số qua ADC để giải điều chế. Phương pháp thứ hai thì đưa tín hiệu QFSK analog từ DAC vào một loa nhỏ qua Line Out của board DE2, sau đó sử dụng một microphone để thu nhận sóng âm, tín hiệu từ microphone được đưa vào ADC qua Mic In của board DE2.

Do CODEC âm thanh Wolfson WM8731 yêu cầu một tần số clock riêng biệt để hoạt động chính xác nên việc sử dụng PLL là bắt buộc để tạo ra tần số clock được yêu cầu.

5.2.1. CODEC âm thanh Wolfson WM8731



Hình 5.2 CODEC âm thanh Wolfson WM8731

CODEC (Coder-Decoder) âm thanh là một thiết bị phần cứng chuyên dụng có tác dụng chuyển đổi tín hiệu âm thanh giữa dạng số và analog và có vai trò quan trọng trong các ứng dụng xử lý tín hiệu. Trong đồ án, CODEC âm thanh Wolfson WM8731 được sử dụng để hỗ trợ quá trình điều chế và giải điều chế tín hiệu QFSK. WM8731 là một CODEC âm thanh stereo công suất thấp, tích hợp bộ chuyển đổi analog sang số

(ADC) và số sang analog (DAC), hỗ trợ tần số lấy mẫu từ 8 KHz đến 96 KHz. Với các tính năng như điều khiển gain lập trình, điều chỉnh âm lượng số, và giao diện âm thanh số linh hoạt, WM8731 là lựa chọn lý tưởng cho các ứng dụng truyền thông và âm thanh trên nền tảng FPGA. Sự tích hợp của WM8731 trên board DE2 giúp đơn giản hóa thiết kế và triển khai hệ thống, cung cấp một giao diện âm thanh sẵn có cho đồ án.

Trong hệ thống truyền thông QFSK, WM8731 đảm nhận hai vai trò chính: chuyển đổi tín hiệu số thành analog trong giai đoạn điều chế và chuyển đổi tín hiệu analog thành số trong giai đoạn giải điều chế. Ở phía phát, module DDS trên FPGA tạo ra các mẫu tín hiệu số (16-bit) biểu diễn sóng sine ở các tần số 12 KHz, 18 KHz, 24 KHz, và 30 KHz, tương ứng với các tổ hợp bit QFSK (00, 01, 10, 11). Các mẫu này được gửi qua module I²S đến DAC của WM8731, chuyển thành tín hiệu analog và xuất qua cổng line-out để truyền qua kênh. Ở phía thu, tín hiệu analog từ kênh được đưa vào cổng line-in, chuyển đổi thành tín hiệu số bởi ADC của WM8731, sau đó được FPGA xử lý bằng thuật toán Goertzel để khôi phục tổ hợp bit gốc. WM8731 đóng vai trò cầu nối giữa miền số và analog, đảm bảo tín hiệu được truyền và nhận chính xác, đồng thời hỗ trợ việc kiểm tra hiệu suất hệ thống trong các điều kiện thực tế.

Các thông số chính của WM8731 được lựa chọn trong đồ án bao gồm tần số lấy mẫu và độ sâu bit. Tần số lấy mẫu được đặt ở mức 90 KHz để đáp ứng định lý Nyquist, yêu cầu tần số lấy mẫu ít nhất gấp đôi tần số cao nhất của tín hiệu QFSK (30 KHz), tức là 60 KHz. Giá trị 90 KHz được chọn để cung cấp biên an toàn, giảm nguy cơ aliasing và cải thiện chất lượng tín hiệu trong điều kiện nhiễu, đồng thời nằm trong phạm vi hỗ trợ của WM8731 (8 KHz đến 96 KHz). Trong WM8731, cả bộ lọc số của ADC lẫn DAC đều hoạt động theo hệ số lấy mẫu căn bản là $256 \times f_s$. Điều này có nghĩa là để thu hoặc phát ở tần số sampling là f_s , WM8731 cần một Master Clock (MCLK) bằng đúng $f_s \times 256$ (trong chế độ “Normal”, khi BOSR=0). Trong đồ án dùng $f_s = 90 \text{ kHz}$, nên ta tính được $\text{MCLK} = 256 \times 90 \text{ kHz} = 23.04 \text{ MHz}$.

5.2.2. PPL

Phase-Locked Loop (PLL) là một hệ thống điều khiển vòng kín đóng vai trò cốt lõi trong việc quản lý tần số clock, đảm bảo sự đồng bộ giữa các module hoạt động ở các miền clock khác nhau và nâng cao hiệu suất hệ thống. PLL được tích hợp trên board DE2 sử dụng FPGA Cyclone II để sinh ra clock 23.04 MHz từ clock đầu vào 50 MHz (clock mặc định của board DE2). Tín hiệu clock này được chọn làm nguồn đồng bộ chung cho các module chính của hệ thống nhằm đảm bảo tính ổn định và chính xác trong quá trình xử lý tín hiệu QFSK.

Để triển khai PLL hiệu quả, các thông số chính được cấu hình như sau: tần số đầu vào là 50 MHz (clock mặc định của board DE2), tần số đầu ra là 23.04 MHz, số nhân (multiplication factor) là 576, và số chia (division factor) là 1250. Các thông số này được tính toán dựa trên yêu cầu hệ thống và được cấu hình thông qua IP core PLL trong phần mềm Quartus II.

Clock này không chỉ đáp ứng yêu cầu của WM8731 mà còn phù hợp để đồng bộ hóa các module trong hệ thống QFSK, loại bỏ sự khác biệt miền clock và giảm độ phức tạp của thiết kế đồng bộ. Ngoài ra, việc sử dụng PLL thay vì chia tần thủ công giúp tối ưu hóa tài nguyên FPGA, giảm thiểu việc tiêu thụ Logic Elements (LEs) cho các mạch chia tần, từ đó tăng hiệu quả sử dụng phần cứng.

Việc triển khai PLL trong đồ án được thực hiện thông qua IP core PLL có sẵn trong Quartus II, điều này mang lại nhiều lợi ích thiết thực. Đầu tiên, IP core cung cấp giao diện để tạo PLL rất dễ sử dụng (dùng chức năng MegaWizard Plug-In trong phần mềm Quartus), cho phép cấu hình dễ dàng các thông số như tần số đầu vào, đầu ra, số nhân, và số chia mà không cần viết mã phức tạp. Thứ hai, IP core PLL được Intel/Altera tối ưu hóa cho FPGA Cyclone II, đảm bảo hiệu suất ổn định và độ tin cậy cao. Cuối cùng, mã Verilog sinh ra từ IP core có thể tích hợp trực tiếp vào thiết kế SystemVerilog của hệ thống, giảm thiểu rủi ro về lỗi tương thích. Trong quá trình thiết kế, PLL nhận clock 50 MHz từ oscillator trên board DE2 và tạo ra clock 23.04 MHz.

6. TÀI LIỆU THAM KHẢO

- [1] Bernard Sklar và Pabitra Kumar Ray, “Digital Communications: Fundamentals and Applications”, 2nd Edition, nhà xuất bản: Pearson, năm xuất bản: 2009, ISBN: 9788131720929
- [2] B.P. Lathi và Zhi Ding, “Modern Digital and Analog Communication Systems”, 5th Edition, nhà xuất bản: Oxford University Press, năm xuất bản: 2018, ISBN: 9780190686840
- [3] John G. Proakis và Masoud Salehi, “Digital Communications”, 5th Edition, nhà xuất bản: McGraw-Hill Education, năm xuất bản: 2007, ISBN: 9780072957167.
- [4] Simon Haykin, “Digital Communication Systems”, 1st Edition, nhà xuất bản: Wiley, năm xuất bản: 2013, ISBN: 9780471647355.
- [5] “Frequency Shift Keying – FSK”, link: <https://electronicscoach.com/frequency-shift-keying.html>
- [6] “Kỹ thuật điều chế số”, link: https://www.slideshare.net/slideshow/chuong-5-k-thut-iu-ch-sp/257521284?utm_source=chatgpt.com
- [7] “Digital Modulation: FSK, ASK, PSK – Lesson Supplement”, Lesson 19: Digital Modulation Supplement, Studylib, link: <https://studylib.net/doc/11121792/lesson-19---digital-modulation-supplement>
- [8] Petr Sysel và Pavel Rajmic, “Goertzel algorithm generalized to non-integer multiples of fundamental frequency”, EURASIP Journal on Advances in Signal Processing, bài báo 56, nhà xuất bản: SpringerOpen, năm xuất bản: 2012, DOI: 10.1186/1687-6180-2012-56.
- [9] Lohith Ramesh, “ADVANCE DSP – Goertzel Algorithm Implementation”, International Journal of Advanced Research (IJAR), nhà xuất bản: Jana Publication and Research LLP, năm xuất bản: 2025, ISSN: 2320-5407, DOI: 10.21474/IJAR01/20446.
- [10] Ms. Benazir H. Muntasher và Smt. Ashwini N. Puttannavar, “Implementation of Modified Goertzel Algorithm Using FPGA”, International Journal of Advanced Research in Engineering and Technology (IJARET), nhà xuất bản: IAEME, năm xuất bản: 2014, ISSN: 0976-6480.